Searching PAJ Page 1 of 1

PATENT ABSTRACTS OF JAPAN

(11)Publication number: 11-354761 (43)Date of publication of application: 24.12.1999

(51)Int.Cl. H01L 27/12 H01L 21/02

(21)Application number: 10-161141 (71)Applicant: SUMITOMO METAL IND LTD


(22)Date of filing: 09.06.1998 (72)Inventor: TOMITA SHINICHI

(54) SOI SUBSTRATE AND ITS PRODUCTION

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an SOI substrate having an SOI layer in which Grown-in defect and metal contamination are reduced and a production method.

SOLUTION: The method for producing an SOI substrate by bonding a first semiconductor wafer mirror polished at least on the major surface and a second semiconductor wafer 2 comprises a step for forming an oxide film on the major surface of at least one of the first and second semiconductor wafers, a step for making thin the first semiconductor wafer 1 by surface grinding the rear surface after major surfaces of the first and second semiconductor wafers are bonded, a step performing heat-treatment after surface grinding, and a step for making thin the heat-treated semiconductor wafer. An SOI substrate 7 has an SOI layer where micro cavity or an oxide is not present.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(II)特許出顧公開番号 特開平11-354761

(43)公開日 平成11年(1999)12月24日

			1 4 10/4 - 1		
(51) Int.Cl.*	織別記号	FΙ			
H01L 27/12		H01L	27/12	В	
21/02			21/02	В	


審査請求 未請求 請求項の数4 OL (全6 頁)

		帝王明小	ANIA MASONA OL (T. OS)
(21)出順番号	特膜平10 -161141	(71)出願人	000002118
			住友金属工業株式会社
(22)出版日	平成10年(1998)6月9日		大阪府大阪市中央区北浜4丁目5番33号
		(72)発明者	常田 真一
			佐賀県杵島郡江北町大字上小田2201番地
			住友シチックス株式会社内
		(74)代理人	弁理士 森 正登

(54) 【発明の名称】 SOI基板及びその製造方法

(57)【要約】

【課題】 SO I 層内のfrone-in 大路放び金銀河泳を低減したSO I 基板及びその製造方法を提供すること。 「解決手段」 少なくとも主面が鏡面前槽された第10 半導体ウエーハ1と第2の半導体ウエーハ2を接着して形成されるSO I 基板の製造方法において、前記第1の半導体ウエーハ1と第2の十導体ウエーハ2を設立した。 前記第1の半導体ウエーハ2 正直に上を接着した後、前記第1の半導体ウエーハの主直に対した。 前記第1の半導体ウエーハの主直に対した。 前記第1の半導体ウエーハを重度耐力、下面前側を行って薄膜化する工程と、前記駅で面前指に、熱性患を行うて複膜化する工程と、前記駅で面前指に、熱性患を行うて複膜化する工程と、一枚後、現立を開きた。 大型表 では、 SO I 層が、 微小空洞の不存在層又は戲化物の不存在層である積成のSO I 基格である。積成のS



【特許請求の範囲】

【請求項1】 少なくとも主面が鏡面研磨された第1の 半導体ウエーハと第2の半導体ウエーハを接着して形成 されるSOI基板の製造方法において、

前記第1の半導体ウエーハと第2の半導体ウエーハのうち、少なくとも一方の半導体ウエーハの主面となる面に 誘電体層を形成する工程と、

前記第1及び第2の半導体ウエーハの主面同士を接着した後、前記第1の半導体ウエーハを裏面側より、平面研削を行って薄膜化する工程と、

前記平面研削後に、熱処理を行う工程と、

その後に更に薄膜化する工程と、を備えたことを特徴と するSOI基板の製造方法。

【請求項2】 前記平面研削後の熱処理工程は、100 0で以上1380で以下の温度で行うことを特徴とする 前記請求項1記載のSOI基板の製造方法。

【請求項3】 前記平面研削前に熱処理を行う工程を備 えたことを特徴とする前記請求項1記載のSOI基板の 製造方法。

【請求項4】 少なくとも主面が鏡面研磨された第1の 半導体ウエーハと第2の半導体ウエーハが接着して形成 されるSOI基板において、

前記第1の半導体ウエーハと第2の半導体ウエーハが接着されて形成されたSOI層が、微小空洞の不存在層又 は酸化物の不存在層であることを特徴とするSOI基

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、第1の半導体ウエ ーハと第2の半導体ウエーハの間に酸化膜を介在させて 貼り合わせるSO1基板及びその製造方法に関する。 【0002】

【従来の技術】従来において、単結晶シリコンからなる 第1の半導体ウエーハく以下、 ウエーハという)を積層し、前記第1のウエーハと第2 のウエーハを接着して形成するSOI(Silicon on 1 insulator)半導体基板が知られている。

【0003】このようなSOI基板の製造方法としては、まず、少なくとも主面が鈍面明度とル第 の平準 やウェールのうち少なくとも一方に誘電体傷となる酸化機 (SiO₂)を形成し、前記2枚の半導体ウェールを密着させて熱処理を聴し、接着ウェールを形成する。その後、ウェールの鏡面加工時に発生したプレビホって生じる接着ウェーハ間辺の未接着部分を傾倒とびエッチングにより除去し、デバイス形は履足なる署を所望の厚みに研削した後、仕上げとして遠面明を行い、SOI基板としている。

【0004】すなわち、従来の製造方法による貼り合わせ半導体ウエーハは、例えば、図2(a)~図2(i)に示すような順序で形成されている。

【0005】図2に示すように、先ず、第1の半導体ウエーバ1及び第2の半線体ウエーバ12のうち(図2 (a))、第1の半導体ウエーバ11の表面に許低法順となる酸化膜13を形成する(図2 (b))、その後、第1の半線体ウエーバ11及び第2の半線体ウエーバ12双方を検着する接着表面の清浄化を行う。そして、前記第1及び第2の半線体ウエーバを指述で接着上接着ウエーバ14を形成する(図2 (c))、次に、この接着ウエーバ14を形成性(図2 (c))、次に、この接着 由まする(図2 (d))。

【0006】前記知1及が第2の半導体ウエーバは、少なくとも主面が強面研閉されている半導体ウエーハを刊いるが、この研究時にウエーバ周辺にはテレが光生しているため、前記第1及が第2の半導体ウエーバの及りを養着した接着ウエーハ14を形成すると、このダレによって未接着なが生態となる。前記第1及び第2の半導体ウエーハを接着した接着ウエーバの洗浄火は研修時に、前記未接着部分一一部が身がけて強敗、突襲となるため、ウエーバ表面がバーティクルで消染されたり、その一部が美面に付着して、その後の加工時によ面が得つ付きれた場合がある。

【0007】このため、通常は、前記接着ウエーハ1:1 の第1の半導体ウエーハ11の未接着部分を周辺から3 mm程度の幅で研削し(図2(e))、その後、エッチ ングによって除去する(図2(f))。

【0008】そして、接着ウエーハ14の第1のウエー ハ112東面から研削し【図2(g))、SO1履が所 翌の厚みとなるように研磨を行う。この研磨によって、 活性層の厚さが2μm以上であって、均一性が±1μm 程度のSO1基板14が開放される【図2(h))

【0009】その接、例えば、月形Seniconductor Worl d 1994、4号に記載されるようなPACE加工(Plasmi-4 ssisted Chenical Etching)を行った後、加工系前に残るエッチング残渣の除去、又は、表面相さを低減するために10m程度の程度WSO1基板1 501層の厚さが0.1 μm程度の程度WSO1基板1 5の形成が確定なる(図2(i))

【0010】前記従来の製造方法で形成された超薄膜S 01基板15のSOI層は、図3に示すような評価方法 によって、結晶欠陥の評価が行われる。

【0011】す之わち、因3(1)は、従来の製造力と で粉凍された影響801 株成15を売す。また、20は、結晶欠陥である。これを希釈選択エッチング(例えば、株成比5wt %K; Cr; Qo; 48wt %HF; H; Qo=1:2:5のエッチング系)で結晶欠陥をで乗ります。 (3(2)参照)させる。この着釈選択エッチングによっ て、前記結晶欠陥26が貫通ビット27となる。なお、 25は燃化機、23は支持側となる第2の円準体ウエー ハ、また、22は、SOI 履を形成する第1の円等体の エーハである、その後、25wt %OHF 海に海体の ことにより、前記費通ビット27を埋め込み骸化駅に転 写し、これにより費通ビット27が顕在化された費通ビ ット28となる。この評価により、SO I 層に貫通ビッ ト28が存在することが確認される。

【0012】これは、Cフ法による単結晶育成時に形成 された結晶に陥(Grown-in/X陥)で、内壁に酸化酸が形 成されたり、1 μm程度の空洞であることが報告さい いる。現状においては、この結晶/X陥をCZ法でのシリ コン単結晶引き上げ段階でフリーにすることは困難であ

【0013】このため、特開平7-66376号公報に記載されているように、研磨後、高温で熱処理する方法が知られている。

[0014]

【発明が終決しようとする課題】しかし、SOI 基板の 場合は、埋め込み酸化限を通して基板側に金属をゲック リングすることは難しい。すなわち、SOI基板の形成 においては、SOI 層を汚成をせないことが重要である が、基板表通を発通研修した後、水業界囲気下で高温路 処理を行うと、炉中に存在する金属がSOI 傾中に入り 込みSOI 層を再染する。SOI 基板の場合は、前述の ように埋め込み酸化限を通過して金属的深物質をゲック リングすることが翻修するを

【0015】また、研磨後、不溶性ガス雰囲気下で熱処理を行うと、折内に微量と存在する水分によって鏡面が 相れるため、再度研磨する必要があり、このため製造コ ストの高騰を招くという問題があった。

【0016】また、前記第1及び第2の半導体ウエーハ は、鏡面研密によってウエーハ周辺にダレが発生し、こ のダレによる末接着部を除去するために研例・エッチン グ等の除去工程が必要であり、製造工程が頻雑であっ た。

[00]7] そこで、本参明は、第1級が第2の半導体 ウエーハをSOI履を介在させて接着し、この接着半導 体ウエーハの活性層機を平面前削した核に、高速熱処理 を行い、その後、鏡面研售を行うことによって、製造工 程の簡易化によるコスト低級と、SOI履に介在するGr のminが隔級が変属行象を低級しSOI基板及びその 製造方法を提供することを目的とする。

[0018]

8.

【0019】このように、平面研削核に熱処理が続きれることにより、前途平面研削によって表面に加工率解が 形成される。また、平面研削接の熱処理によって、転位 層が形成され、この舷位層に前途加工率解に残存してい た金板以往換距離に対中では、した金板がヴェック グさるため、S01解の金属所染を低減することができ

20 (20 20 また、第1 及び第2の半導体ウエーハを接着した際に周囲生生もまた整都位か清瞭化された発館 後地理が始されることになり、薄膜化された未発常位 が容易に支持側半導体ウエーハに接着するため、未提着 都位の剥がれによるパーティクルの発生を防止し、後の 卵艦工程においてパーティクルは差易の発生を防止し、後の はたまないでき、良品を得る単を向上することができる 【00 21】また、熱処理核に貧血制度を行っため、熱 処理による面積から心を扮が大切を

【0022】木順第2請求項に記載した発明は、前記請 求項1記載の発明において、前記熱処理工程は、100 ○○以上1380で以下の熱処理を行う構成のSOI基 板の刺添方法である。

【0023】CZで引き上げたシリコンや結晶には、単結晶育成時に形成される結晶欠陥(Grosa-in大節)、ナなわち、前迷した深さが0.1 µm程度であり、内部が空洞の内壁に截化限が形成されている結晶欠陥。その他截来所供核も存在する。ここで、1100で以上、非使化性雰囲気下で熱処理を行えば、S01層の空洞の内壁酸化吸水溶解し、加工距隔、単位層により格干削シリコンが無株され、表面に加工策解、転位財がない場合に比べて等易い空油を埋めることができ、結晶欠陥のないS01層を得ることができる。

【0024】本願第3請求項に記載した発明は、前記平 明研削前に熱処理を行う工程を備えたSOI基板の製造 方法である。

【0025】このように、平面研削前に熱処理を行うことにより、接着強度を強くすることができ、平面研削時の剥がれ等を防止することができる。

【00名 】 本額第4請末項に記載した発明は、少なく とも重面が鏡面間防された第1の半場体のエートと第2 必事構体エールが接着されて形成されたSOI 基板に おいて、前記第1の半導体ウエールと第2の半導体ウエ ールが接着されて形成されたSOI 層が、微小空渦の不 存在層又は酸化物の不存在層である構成のSOI 基板で ある。

【0027】このように、SOI層が、微小空洞の不存在層又は酸化物の不存在層であるSOI基板を得ることにより、金属汚染のないSOI基板を得ることができ

【0028】このように、本発明のSOI基板及びその 製造方法によれば、簡易な製造工程によって、また、製 造工程を削減することにより、低コストで、SOI層に 結晶欠陥が無く、また、金属汚染の無い、良品のSOI 基板を得ることができる。

[0029]

【発明の実施の形態】以下、本発明に係るSOI基板及びその製造方法について、図1の製造工程を示す断面図に基づいて説明する。

【0030】先生、同1(a)に示すように、少なくと も片面が鏡面研着された第1の半導体ウエーハ1及び第 クツ半導体ウエーハ2を準備する、本例において、第1 の半導体ウエーハ2を準備する、本例において、第1 の半導体ウエーハは、結晶面(100)、P型、比低抗 5Ω′cm、84ンチの半導体ウエーハ2の裏面に発験便関また はCVD酸化膜を形成し、後にこの骸化膜を除去する工 程を入れることにより、裏面側の発生防止及び反り低減 をすることが同様である。

[0031]次に、図1(b)に示すように、核化実明 次(酸素又は水蒸気を含む雰囲気)中500で以上、例 えば、1100でで熱処理を行う。この熱理をによっ て、第1の半導体ウエーハ表面に100オングストロー ム以上、例えば、2000オングストローム程度の酸化 服3が形態される。

【0032】次に、図1(c)に示すように、第1の半 導体ウエーハ1及び第2の半導体ウエーハ2の双方の鏡 面の洗浄を行い、この洗浄によって、第1及び第2の半 導体ウエーハ1、2の双方の少なくとも一方の表面に吸 着水分や、シラノール基を形成した後、室温でボイドを 発生しない方法で密着させ 接着ウエーハ4を形成す る。この場合、第2の半導体ウエーハ2の表面にも酸化 膜が形成されてもよい。この第2の半導体ウエーハ2に 用いる材質としては、単結晶シリコン、ポリシリコンの 他に、石英、水晶、サファイア等の材質を用いることも 可能である。また、用いる半導体ウエーハのTTV(ウ エーハの仮想平面に対する最大偏位)は、小さい方が好 ましく、例えば、1µm以下であるウエーハが最適であ る。なお、両面研磨機により加工を行うことにより、T TVを小さくすることが可能であるため、両面研磨した 半導体ウエーハの用いることも効果的である。

[0033]次に、図1(d)に示すように、接着され た第1の半導体ウエーハ1の裏面から、SOI層が50 加上なる程度に平面研制を行う。この平面研制によっ て、接着された第1の半導体ウエーハ1の裏面に加工産 暦5が形成される。本例の場合は、SOI層を50 μm 程度となるように研制を行ったが、平面研制に対し の正や、後工程の熱処理温度等を鑑みて、SOI層内の Gromeringに知らが高さった。平面研制の程度は適宜 設定する。

【0034】前記平面研削後、SC1洗浄、HF洗浄、 SC2洗浄、NaOH洗浄、KOH洗浄、超音波洗浄、 HF及び硝酸混合液等を組み合わせて洗浄し、加工歪層 を清浄する。

【0035】次に、図1(e)に示すように、貼り合わ せ基板を100℃以上のアルゴン雰囲気下、例えば、 1300℃で1時間の熱処処を行う。このときのガス等 囲気は、アルゴンガス雰囲気以外に、不活性ガス雰囲 気、水薬等の還元性ガス労団気、窒素等の窒素雰囲気の い対力の雰囲気で行ってもより、

【0036】この熱処理により接着強度が増す。また、接着ウエーハ4の周辺部かり未接着部分は、前辺平面開 削により、未接着部分等となっているため、この未接 着部位が、容易に支持側ウエーハに接着する。このた め、後の開催工程において、未接着部が剥がれて、バー ティクルとなり、このバーティクルによって生じる別告 面の間の発生が動まれる。

[0037]また。未接着部位が容易した計能となる第 2の半導体ウエーハ2に接着するため、従来を受とされ ていた未接着部除去のための両取り、エッチングを省略 することができ、製造工程を簡易化し、コスト低減を図 ることができる。また、面取り、エッチング工程の省略 により、バーティクル等によって発生していた面取り部 の傷の発生も助士できる。

【0038】更に、熱処理を施すことにより、加工征 層、転位層により格子間シリコンが供給され、SOI層 中に存在していたGrown-in欠陥が消滅する。

【0039】また。熱処理商に平面同間を行うことによ り、第1の半導体ウエーハ1の裏面に加工産幣与が形成 され、更に、その後の熱処理により局示を省略した転位 層が形成されるため、商品法面加工産場ラ中に存在する 金属内染物質工法拠処理時に対から侵入してくる 汚染物質が、この転位層にゲッタリングされ、これらの 転位層な加工運開が、検送する鉄面削削によって、金 販売扱のない501 層を得ることができる。

【0040】そして、図1(f)に示すように、第1の 半導体ウエーハを裏面から研磨し、SOI層厚が3±1 μmの薄膜SOI基板を形成する。

【0041】このように、発処理工程候に、鈍血研究を 行うため、熱処理による表面あれの問題を回避して、表 面にダメージ押のない消膜501 基板らを形成すること ができる。なお、木何の場合は、周辺未接着部の掛がし が問題とならないため、周辺の大接着部を一掛がし か可題となっないため、周辺の大接着部を一開・シングで除去する必要はないが、研磨の前工程として、平 面研門や、ウエーハエッナング等の加工工程を挿入する ことも可能である。

【0042】最後に、図1(g)に示すように、SO1 層のPACE加工・タッチボリッシュを行い、SO1 層厚が0.1 μm±10%の起落膜SO1 基板7が形成される。更に、この後、犠牲酸化を行うことにより、SO1 層層回顧整が可能となる。

【0043】このように形成された、SO1基板7のS O1層の評価を前述した方法で行ったところ、結晶欠陥 フリー及びビットフリーが達成されていることが確認で きた。

【0044】また、SOI層中の金属汚染の評価を他の 方法で行ったところ、本例の方法によって製造された超 滞限SOI基板のSOI層中の金属汚染と同レベルで よって形成されたSOI層中の金属汚染と同レベルで あることが確認された。

[0045]

【発卵の効果】以上説明したように、 未発明は、少なく とも生面が強励研磨された第1の半導体ウエーハと第2 少半導体ウエーハを持着して形成される SO I 基板の製造方法において、前記第1の半導体ウエーハと第2の半 導体ウエーハのうち、少なくとも一方の半導体ウエーハ 立血にに能化機を抗減する。日後、前記第1及の型 直側引上を密着した後、前記第1の半導体ウエーハを裏 面側より、平面即刑を行って薄膜化する工程と、熱処理 工程と、その後に更に薄膜化する工程とを備えた構成の SO I 基板の製造方法である。

【0046】このように、平面研制核に熱処理が締されることにより、前起平面所削によって表面に加工事情が 財成される。また、平面研制後の熱処理によって、転位 層が形成され、この転位層に前記加工事層に残存してい た金属又は無処理事に単中で混入した金属がテッタリン グさるため、SO1層の金属的染を低減することができ る。

【0047】また、第1及び第2の半事株ウエールを接着とした際に周囲に生じる未接者部位が得限化された後に 無処理が除されることになり、薄膜化された後に が容易に支持側半導体ウエーハに接着するため、未接着 部位の動がれによるバーティクルの発生を防止し、後の 物値上程においてバーティクルの発生を防止し、後の もことができ、良品を得る事を向上することができる。 【0048】また、熱処理様に美国面間形を行うため、熱 処理による面相ないる形がなくの間を行うため、熱 処理による面相ないる形がなくな問を行うため、熱 処理による面相ないる形がなくが見を

【0049】更に、前記を処理工程は、1000で以上 1380で以下の過度で行うことにより、S01層の定 洞の内壁脈化限が溶解し、加工正層、転位層により格子 間シリコンが供給され、表面に加工正層、転位解がない 場合に比べて容易い空間を埋めることができ、結晶欠陥 のないS01層を得ることができ、結晶欠陥 のないS01層を得ることができ、

【0050】更に、本発明は、少なくとも主面が鏡面研

磨された第1の半導体ウエーハと第2の半導体ウエーハ が接着して形成されるSO1基板において、前記第1の 半導体ウエーハと第2の半導体ウエーハが接着されて形 成されたSO1層が、微小空洞の不存在層又は酸化物の 不存在層である構成のSO1基板である。

【0051】このように、SOI層が、微小空洞の不存 在解又は酸化物の不存在層であるSOI基板を得ること により、金属汚染のないSOI基板を得ることができ る。

【0052】本発明のSOI基板及びその製造方法によれば、簡易な製造工程によって、また、製造工程を削減することにより、低コストで、SOI層に結晶な陥が無く、また、金属再集の無い、良品のSOI基板を得ることができる。

【図面の簡単な説明】

【図1】本発明に係る貼り合わせSOI基板の製造方法 を示す工程図である。

【図2】従来の貼り合わせ法によるSOI基板の製造工程を示す断面図である。

【図3】従来の製造方法で製造した超薄膜SOI 装板の 結晶欠陥の評価方法を示す断面図である。

【符号の説明】

- 第1の半導体ウエーハ
- 2 第2の半導体ウエーハ
- 3 酸化膜
- 4 接着ウエーハ
- 5 加工歪層 6 薄膜SOI基板
- 7 超薄膜SOI基板
- 11 第1の半導体ウエーハ
- 12 第2の半導体ウエーハ
- 13 酸化膜
- 14 接着ウエーハ
- 15 超薄膜SOI基板
- 22 第1の半導体ウエーハ23 第2の半導体ウエーハ
- 23 第2の 25 酸化膜
- 26 結晶欠陥
- 27 貫通ピット
- 28 貫涌ピット
- A 未接着部

